Hi Tunars,

数字电路的设计从来都是一个令人痛苦的事情。时至上个月 Tunight<https://tuna.moe/event/2021/verilog/> 
的结论仍然认为 RTL 的数字电路的结构化描述处于写一个脚本吐出 Verilog 代码的时代。Sequencer 
一直有一个想法:要找到下一代硬件描述语言的最好的设计范式,从而将那些在和数字电路搏斗的人们从苦海中拯救出来,因此他寻求了位于 TUNA 的 dram 
同学的帮助,希望能从大家熟练掌握的大量或新或旧、或通用或偏门、或家喻户晓或无人问津的各种编程语言中寻找设计思路。为了完成这个任务,dram 
苦思冥想,终于在一天的高强度摸鱼中获得了灵感,准备在本周六这个特殊的日子里讲述一些之前所闻所见的,甚是不科学的数字电路设计方法,希望能达到抛砖引玉的效果。

活动信息:

  *   主讲人:王瑞康
  *   时间:2021/11/20(周六) 19:00 UTC +08:00
  *   活动形式:线下 + 线上会议 + 直播
     *   地点:三教 1102
     *   线上会议:Zoom 921 2917 6520 密码 211120
     *   直播链接:YouTube,开始后公布

欢迎一起来玩!

教室管理员注:请遵守防疫要求,佩戴口罩,减少聚集。

--
Yipeng Liu


-- 
您收到此邮件是因为您订阅了 Google 网上论坛的“TUNA 主邮件列表”群组。
要退订此群组并停止接收此群组的电子邮件,请发送电子邮件到tuna-general+unsubscr...@googlegroups.com。
要在网络上查看此讨论,请访问 
https://groups.google.com/d/msgid/tuna-general/TYWP286MB2202A20B88C71E91DF58F1FCEA9A9%40TYWP286MB2202.JPNP286.PROD.OUTLOOK.COM。

回复