Author: Lucas Ribeiro Lima Date: 2026-07-17T17:50:56-07:00 New Revision: fb2fa0b0f0a8b061401f6cfa3c2fadd3fbfb3b35
URL: https://github.com/llvm/llvm-project/commit/fb2fa0b0f0a8b061401f6cfa3c2fadd3fbfb3b35 DIFF: https://github.com/llvm/llvm-project/commit/fb2fa0b0f0a8b061401f6cfa3c2fadd3fbfb3b35.diff LOG: [clang][clangIR]: X86 upstream avx psrldqi/pslldqi (#208025) This PR upstreams the implementation and corresponding test suites for X86 byte-shift intrinsics (pslldqi / psrldqi) spanning 128, 256, and 512-bit vector variants from the incubator. I consolidated both left and right shifts into a single code path since the underlying lane topology is identical, extracting the direction-specific index arithmetic into clean variables at the top. Let me know if you prefer this unified data-driven approach or if explicit split functions for left/right shifts would be preferred for local readability. All integrated tests from the incubator have been upstreamed and are currently passing. Minimal compile case ```cpp #include <emmintrin.h> #include <iostream> struct DataLayout { alignas(16) int values[4]; }; #define INDEX 1 int main(int argc, char **argv) { DataLayout data{8, 4, 2, 1}; std::cout << "Value before: " << data.values[INDEX] << '\n'; __m128i reg128i = _mm_load_si128(reinterpret_cast<__m128i const *>(data.values)); __m128i reg_right_shift = _mm_bsrli_si128(reg128i, 4); __m128i reg_left_shift = _mm_bslli_si128(reg128i, 4); DataLayout result_right; _mm_store_si128(reinterpret_cast<__m128i *>(result_right.values), reg_right_shift); DataLayout result_left; _mm_store_si128(reinterpret_cast<__m128i *>(result_left.values), reg_left_shift); std::cout << "Value after left: " << result_left.values[INDEX] << '\n'; std::cout << "Value after right: " << result_right.values[INDEX] << '\n'; return 0; } ``` Addresses #167752. Added: Modified: clang/lib/CIR/CodeGen/CIRGenBuiltinX86.cpp clang/test/CIR/CodeGenBuiltins/X86/avx2-builtins.c clang/test/CIR/CodeGenBuiltins/X86/avx512bw-builtins.c clang/test/CIR/CodeGenBuiltins/X86/sse-builtins.c Removed: ################################################################################ diff --git a/clang/lib/CIR/CodeGen/CIRGenBuiltinX86.cpp b/clang/lib/CIR/CodeGen/CIRGenBuiltinX86.cpp index 2b5b27fa7cfb2..1b9a07ba10b04 100644 --- a/clang/lib/CIR/CodeGen/CIRGenBuiltinX86.cpp +++ b/clang/lib/CIR/CodeGen/CIRGenBuiltinX86.cpp @@ -811,6 +811,60 @@ static mlir::Value emitX86MaskedLoad(CIRGenBuilderTy &builder, return builder.createMaskedLoad(loc, ty, ptr, alignment, maskVec, ops[1]); } +static mlir::Value emitX86PackedByteShift(CIRGenBuilderTy &builder, + unsigned builtinID, + mlir::Location loc, + llvm::ArrayRef<mlir::Value> ops, + llvm::Boolean isLeftShift) { + auto byteVecType = cast<cir::VectorType>(ops[0].getType()); + assert(!byteVecType.getIsScalable() && + "This is only intended for fixed-width vectors"); + + unsigned shiftVal = CIRGenFunction::getZExtIntValueFromConstOp(ops[1]) & 0xFF; + mlir::Value zeroVector = builder.getZero(loc, byteVecType); + + // If pslldq is shifting the vector more than 15 bytes, emit zero. + // This matches the hardware behavior where shifting by 16+ bytes + // clears the entire 128-bit lane. + if (shiftVal >= 16) + return zeroVector; + + uint64_t numElts = byteVecType.getSize(); + assert(numElts % 16 == 0 && "Expected a multiple of 16"); + + llvm::SmallVector<int64_t, 64> shuffleMask; + + constexpr unsigned laneSize = 16; + const int switchOperand = numElts - laneSize; + + // 256/512-bit pslldq/psrldq operates on 128-bit lanes so we need to + // handle that + for (auto laneOffset = 0ull; laneOffset < numElts; laneOffset += laneSize) { + for (auto elt : llvm::seq<unsigned>(0, laneSize)) { + unsigned idx = + isLeftShift ? (numElts + elt - shiftVal) : (elt + shiftVal); + + bool isZeroPadding = isLeftShift ? (idx < numElts) : (idx >= laneSize); + if (isZeroPadding) + idx += isLeftShift ? (-switchOperand) : switchOperand; + + shuffleMask.push_back(idx + laneOffset); + } + } + + // Perform the shuffle + // (left concatenating zeros on left, right concatenating zeros on right) + auto [firstOperand, secondOperand] = isLeftShift + ? std::make_pair(zeroVector, ops[0]) + : std::make_pair(ops[0], zeroVector); + + // Mask the result using circular arithmetic on concatenated buffer + mlir::Value shuffleResult = + builder.createVecShuffle(loc, firstOperand, secondOperand, shuffleMask); + + return shuffleResult; +} + std::optional<mlir::Value> CIRGenFunction::emitX86BuiltinExpr(unsigned builtinID, const CallExpr *expr) { if (builtinID == Builtin::BI__builtin_cpu_is) { @@ -1801,16 +1855,22 @@ CIRGenFunction::emitX86BuiltinExpr(unsigned builtinID, const CallExpr *expr) { case X86::BI__builtin_ia32_vperm2f128_ps256: case X86::BI__builtin_ia32_vperm2f128_si256: case X86::BI__builtin_ia32_permti256: + cgm.errorNYI(expr->getSourceRange(), + std::string("unimplemented X86 builtin call: ") + + getContext().BuiltinInfo.getName(builtinID)); + return mlir::Value{}; case X86::BI__builtin_ia32_pslldqi128_byteshift: case X86::BI__builtin_ia32_pslldqi256_byteshift: case X86::BI__builtin_ia32_pslldqi512_byteshift: + return emitX86PackedByteShift(builder, builtinID, + getLoc(expr->getExprLoc()), ops, + /**isLeftShift=*/true); case X86::BI__builtin_ia32_psrldqi128_byteshift: case X86::BI__builtin_ia32_psrldqi256_byteshift: case X86::BI__builtin_ia32_psrldqi512_byteshift: - cgm.errorNYI(expr->getSourceRange(), - std::string("unimplemented X86 builtin call: ") + - getContext().BuiltinInfo.getName(builtinID)); - return mlir::Value{}; + return emitX86PackedByteShift(builder, builtinID, + getLoc(expr->getExprLoc()), ops, + /**isLeftShift=*/false); case X86::BI__builtin_ia32_kshiftliqi: case X86::BI__builtin_ia32_kshiftlihi: case X86::BI__builtin_ia32_kshiftlisi: diff --git a/clang/test/CIR/CodeGenBuiltins/X86/avx2-builtins.c b/clang/test/CIR/CodeGenBuiltins/X86/avx2-builtins.c index dc656b6f1781b..c6225d47671f2 100644 --- a/clang/test/CIR/CodeGenBuiltins/X86/avx2-builtins.c +++ b/clang/test/CIR/CodeGenBuiltins/X86/avx2-builtins.c @@ -187,3 +187,31 @@ __m256i test_mm256_alignr_epi8(__m256i a, __m256i b) { // OGCG: shufflevector <32 x i8> {{.*}}, <32 x i8> {{.*}}, <32 x i32> <i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8, i32 9, i32 10, i32 11, i32 12, i32 13, i32 14, i32 15, i32 32, i32 33, i32 18, i32 19, i32 20, i32 21, i32 22, i32 23, i32 24, i32 25, i32 26, i32 27, i32 28, i32 29, i32 30, i32 31, i32 48, i32 49> return _mm256_alignr_epi8(a, b, 2); } + +__m256i test_mm256_slli_si256(__m256i a) { + // CIR-LABEL: test_mm256_slli_si256 + // CIR: [[B:%.*]] = cir.cast bitcast {{.*}} : !cir.vector<4 x !{{.*}}64i> -> !cir.vector<32 x !{{.*}}8i> + // CIR: [[ZERO:%.*]] = cir.const #cir.zero : !cir.vector<32 x !{{.*}}8i> + // CIR: {{.*}} = cir.vec.shuffle([[ZERO]], [[B]] : !cir.vector<32 x !{{.*}}8i>) [#cir.int<13> : !s32i, #cir.int<14> : !s32i, #cir.int<15> : !s32i, #cir.int<32> : !s32i, #cir.int<33> : !s32i, #cir.int<34> : !s32i, #cir.int<35> : !s32i, #cir.int<36> : !s32i, #cir.int<37> : !s32i, #cir.int<38> : !s32i, #cir.int<39> : !s32i, #cir.int<40> : !s32i, #cir.int<41> : !s32i, #cir.int<42> : !s32i, #cir.int<43> : !s32i, #cir.int<44> : !s32i, #cir.int<29> : !s32i, #cir.int<30> : !s32i, #cir.int<31> : !s32i, #cir.int<48> : !s32i, #cir.int<49> : !s32i, #cir.int<50> : !s32i, #cir.int<51> : !s32i, #cir.int<52> : !s32i, #cir.int<53> : !s32i, #cir.int<54> : !s32i, #cir.int<55> : !s32i, #cir.int<56> : !s32i, #cir.int<57> : !s32i, #cir.int<58> : !s32i, #cir.int<59> : !s32i, #cir.int<60> : !s32i] : !cir.vector<32 x !{{.*}}8i> + + // LLVM-LABEL: test_mm256_slli_si256 + // LLVM: shufflevector <32 x i8> zeroinitializer, <32 x i8> %{{.*}}, <32 x i32> <i32 13, i32 14, i32 15, i32 32, i32 33, i32 34, i32 35, i32 36, i32 37, i32 38, i32 39, i32 40, i32 41, i32 42, i32 43, i32 44, i32 29, i32 30, i32 31, i32 48, i32 49, i32 50, i32 51, i32 52, i32 53, i32 54, i32 55, i32 56, i32 57, i32 58, i32 59, i32 60> + + // OGCG-LABEL: test_mm256_slli_si256 + // OGCG: shufflevector <32 x i8> zeroinitializer, <32 x i8> %{{.*}}, <32 x i32> <i32 13, i32 14, i32 15, i32 32, i32 33, i32 34, i32 35, i32 36, i32 37, i32 38, i32 39, i32 40, i32 41, i32 42, i32 43, i32 44, i32 29, i32 30, i32 31, i32 48, i32 49, i32 50, i32 51, i32 52, i32 53, i32 54, i32 55, i32 56, i32 57, i32 58, i32 59, i32 60> + return _mm256_slli_si256(a, 3); +} + +__m256i test_mm256_srli_si256(__m256i a) { + // CIR-LABEL: test_mm256_srli_si256 + // CIR: [[A:%.*]] = cir.cast bitcast {{.*}} : !cir.vector<4 x !{{.*}}64i> -> !cir.vector<32 x !{{.*}}8i> + // CIR: [[ZERO:%.*]] = cir.const #cir.zero : !cir.vector<32 x !{{.*}}8i> + // CIR: {{.*}} = cir.vec.shuffle([[A]], [[ZERO]] : !cir.vector<32 x !{{.*}}8i>) [#cir.int<3> : !s32i, #cir.int<4> : !s32i, #cir.int<5> : !s32i, #cir.int<6> : !s32i, #cir.int<7> : !s32i, #cir.int<8> : !s32i, #cir.int<9> : !s32i, #cir.int<10> : !s32i, #cir.int<11> : !s32i, #cir.int<12> : !s32i, #cir.int<13> : !s32i, #cir.int<14> : !s32i, #cir.int<15> : !s32i, #cir.int<32> : !s32i, #cir.int<33> : !s32i, #cir.int<34> : !s32i, #cir.int<19> : !s32i, #cir.int<20> : !s32i, #cir.int<21> : !s32i, #cir.int<22> : !s32i, #cir.int<23> : !s32i, #cir.int<24> : !s32i, #cir.int<25> : !s32i, #cir.int<26> : !s32i, #cir.int<27> : !s32i, #cir.int<28> : !s32i, #cir.int<29> : !s32i, #cir.int<30> : !s32i, #cir.int<31> : !s32i, #cir.int<48> : !s32i, #cir.int<49> : !s32i, #cir.int<50> : !s32i] : !cir.vector<32 x !{{.*}}8i> + + // LLVM-LABEL: test_mm256_srli_si256 + // LLVM: shufflevector <32 x i8> %{{.*}}, <32 x i8> zeroinitializer, <32 x i32> <i32 3, i32 4, i32 5, i32 6, i32 7, i32 8, i32 9, i32 10, i32 11, i32 12, i32 13, i32 14, i32 15, i32 32, i32 33, i32 34, i32 19, i32 20, i32 21, i32 22, i32 23, i32 24, i32 25, i32 26, i32 27, i32 28, i32 29, i32 30, i32 31, i32 48, i32 49, i32 50> + + // OGCG-LABEL: test_mm256_srli_si256 + // OGCG: shufflevector <32 x i8> %{{.*}}, <32 x i8> zeroinitializer, <32 x i32> <i32 3, i32 4, i32 5, i32 6, i32 7, i32 8, i32 9, i32 10, i32 11, i32 12, i32 13, i32 14, i32 15, i32 32, i32 33, i32 34, i32 19, i32 20, i32 21, i32 22, i32 23, i32 24, i32 25, i32 26, i32 27, i32 28, i32 29, i32 30, i32 31, i32 48, i32 49, i32 50> + return _mm256_srli_si256(a, 3); +} diff --git a/clang/test/CIR/CodeGenBuiltins/X86/avx512bw-builtins.c b/clang/test/CIR/CodeGenBuiltins/X86/avx512bw-builtins.c index 969e0cec9270b..743bab5e12bd9 100644 --- a/clang/test/CIR/CodeGenBuiltins/X86/avx512bw-builtins.c +++ b/clang/test/CIR/CodeGenBuiltins/X86/avx512bw-builtins.c @@ -877,3 +877,31 @@ __m512i test_mm512_alignr_epi8(__m512i __A,__m512i __B) { // OGCG: shufflevector <64 x i8> %{{.*}}, <64 x i8> %{{.*}}, <64 x i32> <i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8, i32 9, i32 10, i32 11, i32 12, i32 13, i32 14, i32 15, i32 64, i32 65, i32 18, i32 19, i32 20, i32 21, i32 22, i32 23, i32 24, i32 25, i32 26, i32 27, i32 28, i32 29, i32 30, i32 31, i32 80, i32 81, i32 34, i32 35, i32 36, i32 37, i32 38, i32 39, i32 40, i32 41, i32 42, i32 43, i32 44, i32 45, i32 46, i32 47, i32 96, i32 97, i32 50, i32 51, i32 52, i32 53, i32 54, i32 55, i32 56, i32 57, i32 58, i32 59, i32 60, i32 61, i32 62, i32 63, i32 112, i32 113> return _mm512_alignr_epi8(__A, __B, 2); } + +__m512i test_mm512_bslli_epi128(__m512i __A) { + // CIR-LABEL: test_mm512_bslli_epi128 + // CIR: [[B:%.*]] = cir.cast bitcast {{.*}} : !cir.vector<8 x !s64i> -> !cir.vector<64 x !{{.*}}8i> + // CIR: [[ZERO:%.*]] = cir.const #cir.zero : !cir.vector<64 x !{{.*}}8i> + // CIR: {{.*}} = cir.vec.shuffle([[ZERO]], [[B]] : !cir.vector<64 x !s8i>) [#cir.int<11> : !s32i, #cir.int<12> : !s32i, #cir.int<13> : !s32i, #cir.int<14> : !s32i, #cir.int<15> : !s32i, #cir.int<64> : !s32i, #cir.int<65> : !s32i, #cir.int<66> : !s32i, #cir.int<67> : !s32i, #cir.int<68> : !s32i, #cir.int<69> : !s32i, #cir.int<70> : !s32i, #cir.int<71> : !s32i, #cir.int<72> : !s32i, #cir.int<73> : !s32i, #cir.int<74> : !s32i, #cir.int<27> : !s32i, #cir.int<28> : !s32i, #cir.int<29> : !s32i, #cir.int<30> : !s32i, #cir.int<31> : !s32i, #cir.int<80> : !s32i, #cir.int<81> : !s32i, #cir.int<82> : !s32i, #cir.int<83> : !s32i, #cir.int<84> : !s32i, #cir.int<85> : !s32i, #cir.int<86> : !s32i, #cir.int<87> : !s32i, #cir.int<88> : !s32i, #cir.int<89> : !s32i, #cir.int<90> : !s32i, #cir.int<43> : !s32i, #cir.int<44> : !s32i, #cir.int<45> : !s32i, #cir.int<46> : !s32i, #cir.int<47> : !s32i, #cir.int<96> : !s32i, #cir.int<97> : !s32i, #cir.int<98> : !s32i, #cir.int<99> : !s32i, #cir.int<100> : !s32i, #cir.int<101> : !s32i, #cir.int<102> : !s32i, #cir.int<103> : !s32i, #cir.int<104> : !s32i, #cir.int<105> : !s32i, #cir.int<106> : !s32i, #cir.int<59> : !s32i, #cir.int<60> : !s32i, #cir.int<61> : !s32i, #cir.int<62> : !s32i, #cir.int<63> : !s32i, #cir.int<112> : !s32i, #cir.int<113> : !s32i, #cir.int<114> : !s32i, #cir.int<115> : !s32i, #cir.int<116> : !s32i, #cir.int<117> : !s32i, #cir.int<118> : !s32i, #cir.int<119> : !s32i, #cir.int<120> : !s32i, #cir.int<121> : !s32i, #cir.int<122> : !s32i] : !cir.vector<64 x !s8i> + + // LLVM-LABEL: test_mm512_bslli_epi128 + // LLVM: shufflevector <64 x i8> zeroinitializer, <64 x i8> %{{.*}}, <64 x i32> <i32 11, i32 12, i32 13, i32 14, i32 15, i32 64, i32 65, i32 66, i32 67, i32 68, i32 69, i32 70, i32 71, i32 72, i32 73, i32 74, i32 27, i32 28, i32 29, i32 30, i32 31, i32 80, i32 81, i32 82, i32 83, i32 84, i32 85, i32 86, i32 87, i32 88, i32 89, i32 90, i32 43, i32 44, i32 45, i32 46, i32 47, i32 96, i32 97, i32 98, i32 99, i32 100, i32 101, i32 102, i32 103, i32 104, i32 105, i32 106, i32 59, i32 60, i32 61, i32 62, i32 63, i32 112, i32 113, i32 114, i32 115, i32 116, i32 117, i32 118, i32 119, i32 120, i32 121, i32 122> + + // OGCG-LABEL: test_mm512_bslli_epi128 + // OGCG: shufflevector <64 x i8> zeroinitializer, <64 x i8> %{{.*}}, <64 x i32> <i32 11, i32 12, i32 13, i32 14, i32 15, i32 64, i32 65, i32 66, i32 67, i32 68, i32 69, i32 70, i32 71, i32 72, i32 73, i32 74, i32 27, i32 28, i32 29, i32 30, i32 31, i32 80, i32 81, i32 82, i32 83, i32 84, i32 85, i32 86, i32 87, i32 88, i32 89, i32 90, i32 43, i32 44, i32 45, i32 46, i32 47, i32 96, i32 97, i32 98, i32 99, i32 100, i32 101, i32 102, i32 103, i32 104, i32 105, i32 106, i32 59, i32 60, i32 61, i32 62, i32 63, i32 112, i32 113, i32 114, i32 115, i32 116, i32 117, i32 118, i32 119, i32 120, i32 121, i32 122> + return _mm512_bslli_epi128(__A, 5); +} + +__m512i test_mm512_bsrli_epi128(__m512i __A) { + // CIR-LABEL: test_mm512_bsrli_epi128 + // CIR: [[A:%.*]] = cir.cast bitcast {{.*}} : !cir.vector<8 x !s64i> -> !cir.vector<64 x !{{.*}}8i> + // CIR: [[ZERO:%.*]] = cir.const #cir.zero : !cir.vector<64 x !{{.*}}8i> + // CIR: {{.*}} = cir.vec.shuffle([[A]], [[ZERO]] : !cir.vector<64 x !s8i>) [#cir.int<5> : !s32i, #cir.int<6> : !s32i, #cir.int<7> : !s32i, #cir.int<8> : !s32i, #cir.int<9> : !s32i, #cir.int<10> : !s32i, #cir.int<11> : !s32i, #cir.int<12> : !s32i, #cir.int<13> : !s32i, #cir.int<14> : !s32i, #cir.int<15> : !s32i, #cir.int<64> : !s32i, #cir.int<65> : !s32i, #cir.int<66> : !s32i, #cir.int<67> : !s32i, #cir.int<68> : !s32i, #cir.int<21> : !s32i, #cir.int<22> : !s32i, #cir.int<23> : !s32i, #cir.int<24> : !s32i, #cir.int<25> : !s32i, #cir.int<26> : !s32i, #cir.int<27> : !s32i, #cir.int<28> : !s32i, #cir.int<29> : !s32i, #cir.int<30> : !s32i, #cir.int<31> : !s32i, #cir.int<80> : !s32i, #cir.int<81> : !s32i, #cir.int<82> : !s32i, #cir.int<83> : !s32i, #cir.int<84> : !s32i, #cir.int<37> : !s32i, #cir.int<38> : !s32i, #cir.int<39> : !s32i, #cir.int<40> : !s32i, #cir.int<41> : !s32i, #cir.int<42> : !s32i, #cir.int<43> : !s32i, #cir.int<44> : !s32i, #cir.int<45> : !s32i, #cir.int<46> : !s32i, #cir.int<47> : !s32i, #cir.int<96> : !s32i, #cir.int<97> : !s32i, #cir.int<98> : !s32i, #cir.int<99> : !s32i, #cir.int<100> : !s32i, #cir.int<53> : !s32i, #cir.int<54> : !s32i, #cir.int<55> : !s32i, #cir.int<56> : !s32i, #cir.int<57> : !s32i, #cir.int<58> : !s32i, #cir.int<59> : !s32i, #cir.int<60> : !s32i, #cir.int<61> : !s32i, #cir.int<62> : !s32i, #cir.int<63> : !s32i, #cir.int<112> : !s32i, #cir.int<113> : !s32i, #cir.int<114> : !s32i, #cir.int<115> : !s32i, #cir.int<116> : !s32i] : !cir.vector<64 x !s8i> + + // LLVM-LABEL: test_mm512_bsrli_epi128 + // LLVM: shufflevector <64 x i8> %{{.*}}, <64 x i8> zeroinitializer, <64 x i32> <i32 5, i32 6, i32 7, i32 8, i32 9, i32 10, i32 11, i32 12, i32 13, i32 14, i32 15, i32 64, i32 65, i32 66, i32 67, i32 68, i32 21, i32 22, i32 23, i32 24, i32 25, i32 26, i32 27, i32 28, i32 29, i32 30, i32 31, i32 80, i32 81, i32 82, i32 83, i32 84, i32 37, i32 38, i32 39, i32 40, i32 41, i32 42, i32 43, i32 44, i32 45, i32 46, i32 47, i32 96, i32 97, i32 98, i32 99, i32 100, i32 53, i32 54, i32 55, i32 56, i32 57, i32 58, i32 59, i32 60, i32 61, i32 62, i32 63, i32 112, i32 113, i32 114, i32 115, i32 116> + + // OGCG-LABEL: test_mm512_bsrli_epi128 + // OGCG: shufflevector <64 x i8> %{{.*}}, <64 x i8> zeroinitializer, <64 x i32> <i32 5, i32 6, i32 7, i32 8, i32 9, i32 10, i32 11, i32 12, i32 13, i32 14, i32 15, i32 64, i32 65, i32 66, i32 67, i32 68, i32 21, i32 22, i32 23, i32 24, i32 25, i32 26, i32 27, i32 28, i32 29, i32 30, i32 31, i32 80, i32 81, i32 82, i32 83, i32 84, i32 37, i32 38, i32 39, i32 40, i32 41, i32 42, i32 43, i32 44, i32 45, i32 46, i32 47, i32 96, i32 97, i32 98, i32 99, i32 100, i32 53, i32 54, i32 55, i32 56, i32 57, i32 58, i32 59, i32 60, i32 61, i32 62, i32 63, i32 112, i32 113, i32 114, i32 115, i32 116> + return _mm512_bsrli_epi128(__A, 5); +} diff --git a/clang/test/CIR/CodeGenBuiltins/X86/sse-builtins.c b/clang/test/CIR/CodeGenBuiltins/X86/sse-builtins.c index 9d01203aefc7a..b487ebfdf8fb6 100644 --- a/clang/test/CIR/CodeGenBuiltins/X86/sse-builtins.c +++ b/clang/test/CIR/CodeGenBuiltins/X86/sse-builtins.c @@ -113,3 +113,123 @@ __m128 test_mm_shuffle_ps(__m128 A, __m128 B) { // OGCG: shufflevector <4 x float> {{.*}}, <4 x float> {{.*}}, <4 x i32> <i32 0, i32 0, i32 4, i32 4> return _mm_shuffle_ps(A, B, 0); } + +__m128i test_mm_slli_si128(__m128i a) { + // CIR-LABEL: test_mm_slli_si128 + // CIR: [[B:%.*]] = cir.cast bitcast {{.*}} : !cir.vector<2 x !{{.*}}64i> -> !cir.vector<16 x !{{.*}}8i> + // CIR: [[ZERO:%.*]] = cir.const #cir.zero : !cir.vector<16 x !{{.*}}8i> + // CIR: [[PSLLDQ:%.*]] = cir.vec.shuffle([[ZERO]], [[B]] : !cir.vector<16 x !{{.*}}8i>) [#cir.int<11> : !s32i, #cir.int<12> : !s32i, #cir.int<13> : !s32i, #cir.int<14> : !s32i, #cir.int<15> : !s32i, #cir.int<16> : !s32i, #cir.int<17> : !s32i, #cir.int<18> : !s32i, #cir.int<19> : !s32i, #cir.int<20> : !s32i, #cir.int<21> : !s32i, #cir.int<22> : !s32i, #cir.int<23> : !s32i, #cir.int<24> : !s32i, #cir.int<25> : !s32i, #cir.int<26> : !s32i] : !cir.vector<16 x !{{.*}}8i> + // CIR: {{.*}} = cir.cast bitcast [[PSLLDQ]] : !cir.vector<16 x !{{.*}}8i> -> !cir.vector<2 x !{{.*}}64i> + // CIR: cir.return {{.*}} : !cir.vector<2 x !{{.*}}64i> + + // LLVM-LABEL: test_mm_slli_si128 + // LLVM: [[CAST:%.*]] = bitcast <2 x i64> {{.*}} to <16 x i8> + // LLVM: [[PSLLDQ:%.*]] = shufflevector <16 x i8> zeroinitializer, <16 x i8> [[CAST]], <16 x i32> <i32 11, i32 12, i32 13, i32 14, i32 15, i32 16, i32 17, i32 18, i32 19, i32 20, i32 21, i32 22, i32 23, i32 24, i32 25, i32 26> + // LLVM: {{.*}} = bitcast <16 x i8> [[PSLLDQ]] to <2 x i64> + // LLVM: ret <2 x i64> {{.*}} + + // OGCG-LABEL: test_mm_slli_si128 + // OGCG: [[CAST:%.*]] = bitcast <2 x i64> {{.*}} to <16 x i8> + // OGCG: [[PSLLDQ:%.*]] = shufflevector <16 x i8> zeroinitializer, <16 x i8> [[CAST]], <16 x i32> <i32 11, i32 12, i32 13, i32 14, i32 15, i32 16, i32 17, i32 18, i32 19, i32 20, i32 21, i32 22, i32 23, i32 24, i32 25, i32 26> + // OGCG: [[CAST1:%.*]] = bitcast <16 x i8> [[PSLLDQ]] to <2 x i64> + // OGCG: ret <2 x i64> [[CAST1]] + return _mm_slli_si128(a, 5); +} + +__m128i test_mm_slli_si128_0(__m128i a) { + // CIR-LABEL: test_mm_slli_si128_0 + // CIR: {{.*}} = cir.vec.shuffle({{.*}}, {{.*}} : !cir.vector<16 x !{{.*}}8i>) [#cir.int<16> : !s32i, #cir.int<17> : !s32i, #cir.int<18> : !s32i, #cir.int<19> : !s32i, #cir.int<20> : !s32i, #cir.int<21> : !s32i, #cir.int<22> : !s32i, #cir.int<23> : !s32i, #cir.int<24> : !s32i, #cir.int<25> : !s32i, #cir.int<26> : !s32i, #cir.int<27> : !s32i, #cir.int<28> : !s32i, #cir.int<29> : !s32i, #cir.int<30> : !s32i, #cir.int<31> : !s32i] : !cir.vector<16 x !{{.*}}8i> + // CIR: {{.*}} = cir.cast bitcast {{.*}} : !cir.vector<16 x !{{.*}}8i> -> !cir.vector<2 x !{{.*}}64i> + // CIR: cir.return {{.*}} : !cir.vector<2 x !{{.*}}64i> + + // LLVM-LABEL test_mm_slli_si128_0 + // LLVM: [[CAST]] = bitcast <2 x i64> {{.*}} to <16 x i8> + // LLVM: [[PSLLDQ:%.*]] = shufflevector <16 x i8> zeroinitializer, <16 x i8> [[CAST]], <16 x i32> <i32 16, i32 17, i32 18, i32 19, i32 20, i32 21, i32 22, i32 23, i32 24, i32 25, i32 26, i32 27, i32 28, i32 29, i32 30, i32 31> + // LLVM: {{.*}} = bitcast <16 x i8> [[PSLLDQ]] to <2 x i64> + // LLVM: ret <2 x i64> {{.*}} + + // OGCG-LABEL test_mm_slli_si128_0 + // OGCG: [[CAST]] = bitcast <2 x i64> {{.*}} to <16 x i8> + // OGCG: [[PSLLDQ:%.*]] = shufflevector <16 x i8> zeroinitializer, <16 x i8> [[CAST]], <16 x i32> <i32 16, i32 17, i32 18, i32 19, i32 20, i32 21, i32 22, i32 23, i32 24, i32 25, i32 26, i32 27, i32 28, i32 29, i32 30, i32 31> + // OGCG: [[CAST1:%.*]] = bitcast <16 x i8> [[PSLLDQ]] to <2 x i64> + // OGCG: ret <2 x i64> [[CAST1]] + return _mm_slli_si128(a, 0); +} + +__m128i test_mm_slli_si128_16(__m128i a) { + // CIR-LABEL: test_mm_slli_si128_16 + // CIR: [[ZERO:%.*]] = cir.const #cir.zero : !cir.vector<16 x !{{.*}}8i> + // CIR: {{.*}} = cir.cast bitcast [[ZERO]] : !cir.vector<16 x !{{.*}}8i> -> !cir.vector<2 x !s64i> + // CIR: cir.return {{.*}} : !cir.vector<2 x !{{.*}}64i> + + // LLVM-LABEL: test_mm_slli_si128_16 + // LLVM: store <2 x i64> zeroinitializer, ptr [[ZERO:%.*]] + // LLVM: [[RET:%.*]] = load <2 x i64>, ptr [[ZERO]] + // LLVM: ret <2 x i64> [[RET]] + + // OGCG-LABEL: test_mm_slli_si128_16 + // OGCG: [[CAST:%.*]] = bitcast <2 x i64> {{.*}} to <16 x i8> + // OGCG: ret <2 x i64> zeroinitializer + return _mm_slli_si128(a, 16); +} + +__m128i test_mm_srli_si128(__m128i a) { + // CIR-LABEL: test_mm_srli_si128 + // CIR: [[A:%.*]] = cir.cast bitcast {{.*}} : !cir.vector<2 x !{{.*}}64i> -> !cir.vector<16 x !{{.*}}8i> + // CIR: [[ZERO:%.*]] = cir.const #cir.zero : !cir.vector<16 x !{{.*}}8i> + // CIR: [[PSRLDQ:%.*]] = cir.vec.shuffle([[A]], [[ZERO]] : !cir.vector<16 x !{{.*}}8i>) [#cir.int<5> : !s32i, #cir.int<6> : !s32i, #cir.int<7> : !s32i, #cir.int<8> : !s32i, #cir.int<9> : !s32i, #cir.int<10> : !s32i, #cir.int<11> : !s32i, #cir.int<12> : !s32i, #cir.int<13> : !s32i, #cir.int<14> : !s32i, #cir.int<15> : !s32i, #cir.int<16> : !s32i, #cir.int<17> : !s32i, #cir.int<18> : !s32i, #cir.int<19> : !s32i, #cir.int<20> : !s32i] : !cir.vector<16 x !{{.*}}8i> + // CIR: {{.*}} = cir.cast bitcast [[PSRLDQ]] : !cir.vector<16 x !{{.*}}8i> -> !cir.vector<2 x !{{.*}}64i> + // CIR: cir.return {{.*}} : !cir.vector<2 x !{{.*}}64i> + + // LLVM-LABEL: test_mm_srli_si128 + // LLVM: [[CAST:%.*]] = bitcast <2 x i64> {{.*}} to <16 x i8> + // LLVM: [[PSRLDQ:%.*]] = shufflevector <16 x i8> [[CAST]], <16 x i8> zeroinitializer, <16 x i32> <i32 5, i32 6, i32 7, i32 8, i32 9, i32 10, i32 11, i32 12, i32 13, i32 14, i32 15, i32 16, i32 17, i32 18, i32 19, i32 20> + // LLVM: {{.*}} = bitcast <16 x i8> [[PSRLDQ]] to <2 x i64> + // LLVM: ret <2 x i64> {{.*}} + + // OGCG-LABEL: test_mm_srli_si128 + // OGCG: [[CAST:%.*]] = bitcast <2 x i64> {{.*}} to <16 x i8> + // OGCG: [[PSRLDQ:%.*]] = shufflevector <16 x i8> [[CAST]], <16 x i8> zeroinitializer, <16 x i32> <i32 5, i32 6, i32 7, i32 8, i32 9, i32 10, i32 11, i32 12, i32 13, i32 14, i32 15, i32 16, i32 17, i32 18, i32 19, i32 20> + // OGCG: [[CAST1:%.*]] = bitcast <16 x i8> [[PSRLDQ]] to <2 x i64> + // OGCG: ret <2 x i64> [[CAST1]] + return _mm_srli_si128(a, 5); +} + +__m128i test_mm_srli_si128_0(__m128i a) { + // CIR-LABEL: test_mm_srli_si128_0 + // CIR: [[A:%.*]] = cir.cast bitcast {{.*}} : !cir.vector<2 x !{{.*}}64i> -> !cir.vector<16 x !{{.*}}8i> + // CIR: [[ZERO:%.*]] = cir.const #cir.zero : !cir.vector<16 x !{{.*}}8i> + // CIR: [[PSRLDQ:%.*]] = cir.vec.shuffle([[A]], [[ZERO]] : !cir.vector<16 x !{{.*}}8i>) [#cir.int<0> : !s32i, #cir.int<1> : !s32i, #cir.int<2> : !s32i, #cir.int<3> : !s32i, #cir.int<4> : !s32i, #cir.int<5> : !s32i, #cir.int<6> : !s32i, #cir.int<7> : !s32i, #cir.int<8> : !s32i, #cir.int<9> : !s32i, #cir.int<10> : !s32i, #cir.int<11> : !s32i, #cir.int<12> : !s32i, #cir.int<13> : !s32i, #cir.int<14> : !s32i, #cir.int<15> : !s32i] : !cir.vector<16 x !{{.*}}8i> + // CIR: {{.*}} = cir.cast bitcast [[PSRLDQ]] : !cir.vector<16 x !{{.*}}8i> -> !cir.vector<2 x !{{.*}}64i> + // CIR: cir.return {{.*}} : !cir.vector<2 x !{{.*}}64i> + + // LLVM-LABEL: test_mm_srli_si128_0 + // LLVM: [[CAST:%.*]] = bitcast <2 x i64> {{.*}} to <16 x i8> + // LLVM: [[PSRLDQ:%.*]] = shufflevector <16 x i8> [[CAST]], <16 x i8> zeroinitializer, <16 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8, i32 9, i32 10, i32 11, i32 12, i32 13, i32 14, i32 15> + // LLVM: {{.*}} = bitcast <16 x i8> [[PSRLDQ]] to <2 x i64> + // LLVM: ret <2 x i64> {{.*}} + + // OGCG-LABEL: test_mm_srli_si128_0 + // OGCG: [[CAST:%.*]] = bitcast <2 x i64> {{.*}} to <16 x i8> + // OGCG: [[PSRLDQ:%.*]] = shufflevector <16 x i8> [[CAST]], <16 x i8> zeroinitializer, <16 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8, i32 9, i32 10, i32 11, i32 12, i32 13, i32 14, i32 15> + // OGCG: [[CAST1:%.*]] = bitcast <16 x i8> [[PSRLDQ]] to <2 x i64> + // OGCG: ret <2 x i64> [[CAST1]] + return _mm_srli_si128(a, 0); +} + +__m128i test_mm_srli_si128_16(__m128i a) { + // CIR-LABEL: test_mm_srli_si128_16 + // CIR: [[ZERO:%.*]] = cir.const #cir.zero : !cir.vector<16 x !{{.*}}8i> + // CIR: {{.*}} = cir.cast bitcast [[ZERO]] : !cir.vector<16 x !{{.*}}8i> -> !cir.vector<2 x !s64i> + // CIR: cir.return {{.*}} : !cir.vector<2 x !{{.*}}64i> + + // LLVM-LABEL: test_mm_srli_si128_16 + // LLVM: store <2 x i64> zeroinitializer, ptr [[ZERO:%.*]] + // LLVM: [[RET:%.*]] = load <2 x i64>, ptr [[ZERO]] + // LLVM: ret <2 x i64> [[RET]] + + // OGCG-LABEL: test_mm_srli_si128_16 + // OGCG: [[CAST:%.*]] = bitcast <2 x i64> {{.*}} to <16 x i8> + // OGCG: ret <2 x i64> zeroinitializer + return _mm_srli_si128(a, 16); +} _______________________________________________ cfe-commits mailing list [email protected] https://lists.llvm.org/cgi-bin/mailman/listinfo/cfe-commits
